模拟信号容易受到干扰,难以存储和处理,保密性差,数字信号可以解决这些问题。
ADC的转换过程分为四步:抗混叠滤波、采样保持、量化、编码,后三步都是在芯片内部自动完成。
混叠效应:不同的信号频率在相同的采样频率下,可以得到相同的采样波形。
奈奎斯特采样定理:采样频率fs.max大于或等于有效信号的最大频率fmax的两倍,采样值就可以包含原始信号的所有信息,被采样的信号就可以不失真地还原成原始信息。
采样保持
在图片 ADC转换过程 的图片中,模拟电子开关S在采样脉冲CPs的控制下重复地开关,S接通时,Us(t)对 C 充电,为采样过程;S断开时,C上地电压保持不变,为保持过程。
量化和编码
量化:将幅度地模拟量转化为数字量。
编码:数字化编码电路转换成一组 N 位的二进制数输出。
分辨率(精度) LSB = FSR/2^N
采样率即转换速率
分辨率和采样率都高,才能较好还原波形。分辨率高还原的波形电压分布平缓,采样率高还原的波形时间上平滑。采用精准的参考电压也是提高精度的方法之一。
参考电压
V = A/2^N * Vref
可选择ADC0804用来制作ADC模块学习ADC知识。
3.1 计数器型ADC
组成部分:比较器、计数器、DAC、控制器、锁存器
工作原理:计数器不断计数驱动DA生成不断增加的模拟量,这个模拟量再不断和输入电压做比较,一旦大于输入电压,则锁存和清零计数器,此时计数器的值就是输入电压的数字量,计数器清零后准备下一次转换。
特点:
计数器从零开始增加,被测电压越高,计数器花费时间越长;
DA的位数决定了ADC的位数,位数越多,一次采样时间越长;
每次采样后计数器清零。
3.2 跟踪型ADC
组成部分:比较器、计数器、DAC、控制器、锁存器
工作原理:和计数器型ADC原理相似,减少了清零步骤,在计数器增加了向上和向下计数,这样就可以跟随输入电压的变化而改变计数器的值。
特点:
和计数器型ADC相比,提高了采样速度。
3.2 逐次逼近型ADC
组成部分:采样保持电路、比较器、控制逻辑电路、 SAR寄存器、DAC
工作原理:模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法,N位寄存器首先设置在中间刻度(即:100... .00,MSB设置为1)。这样,DAC输出(VDAC)被设为VREF/2,VREF是提供给ADC的基准电压。然后,比较判断VIN是小于还是大于VDAC。如果VIN大于VDAC,则比较器输出逻辑高电平或1,N位寄存器的MSB保持为1。相反,如果VIN小于VDAC,则比较器输出逻辑低电平,N位寄存器的MSB清0。随后,SAR控制逻辑移至下一位,并将该位设置为高电平,进行下一次比较。这个过程一直持续到LSB。上述操作结束后,也就完成了转换,N位转换结果储存在寄存器内。
特点:
采样速率低于5Msps,一般为8位至16位;
具有低功耗、小尺寸等特点,通过二进制搜索算法实现。
3.3 Flash型/并行ADC
组成部分:分压电阻、比较器、优先级编码器
工作原理:2^N个电阻串联,节点之间接入比较器的反相输入端,输入电压接入比较器的同相输入端,如果电阻节点的电压比输入电压大,比较器输出1,小则输出0,优先级编码器采集到2^N输入电平,输出N位数。
特点:
功耗大;
比较器和分压电阻的精度要求高;
采样速度非常快;
因为需要 2^N-1 个比较器,分辨率每提高一位,电路规模增大一倍,所以位数不能做多。
3.3 Half Flash ADC
组成部分:采样保持电路、减法器、Flash ADC、DAC、锁存器
工作原理:输入信号经过采样保持,先经过第一个Flash ADC进行粗采样,将高位MSB保存和送入DAC,DAC处理后将模拟电压与输入信号比较,输入信号减去DAC的模拟信号,差值为小于第一个Flash ADC一个单位的值,此时再将差值送入第二个Flash ADC转换后得到LSB,MSB加上LSB极为最终结果。第二个Flash ADC的参考电压为第一个Flash ADC的一个单位的电压值。
特点:
与Flash ADC相比,大大减少了比较器的数量;
但是转换速度更小了。
3.4 Pipelined ADC
组成部分:采样保持电路、减法器、乘法器、Flash ADC、DAC、锁存器
工作原理:相当于多个Half Flash ADC级联,保存每一级的粗采样,再将差值乘ADC位数后作为下一级的模拟信号输入。
特点:
精度相比于Half Flash ADC更高;